Teknik Belgeler
Özellikler
Maksimum Çıkış Frekansı
346MHz
Yonga Başına Eleman Sayısı
4
Montaj Tipi
Yüzeye Monte
Minimum Çıkış Frekansı
2kHz
Paket Tipi
QFN
Maksimum Besleme Akımı
279 mA
Pim Sayısı
36
Maksimum Giriş Frekansı
710MHz
Boyutlar
6 x 6 x 0.85mm
Yükseklik
0.85mm
Uzunluk
6mm
Maksimum Çalışma Besleme Gerilimi
3,63 V
Maksimum Çalışma Sıcaklığı
+85°C
Minimum Çalışma Besleme Gerilimi
2,97 V
Minimum Çalışma Sıcaklığı
-40°C
Genişlik
6mm
Menşe
Taiwan, Province Of China
Ürün Ayrıntıları
Si531x/2x/6x/7x Jitter Attenuators, Silicon Labs
The Silicon Labs Si531x/2x/6x/7x jitter attenuators generate any combination of output frequencies from any input frequency. Using the Silicon Labs third-generation DSPLL architecture they simplify your clock tree design by replacing multiple clocks and oscillators. Minimising your BOM count and complexity.
8.041,28 TL
1.608,26 TL Each (Supplied in a Tray) (KDV Hariç)
9.649,54 TL
1.929,91 TL Each (Supplied in a Tray) KDV Dahil
Üretime Uygun Paketleme (Tepsi)
5
8.041,28 TL
1.608,26 TL Each (Supplied in a Tray) (KDV Hariç)
9.649,54 TL
1.929,91 TL Each (Supplied in a Tray) KDV Dahil
Üretime Uygun Paketleme (Tepsi)
5
Stok bilgileri geçici olarak kullanılamıyor.
Ayrıntılı bilgi için iletşime geçiniz
Miktar | Birim Fiyat |
---|---|
5 - 9 | 1.608,26 TL |
10 - 24 | 1.566,66 TL |
25+ | 1.528,70 TL |
Teknik Belgeler
Özellikler
Maksimum Çıkış Frekansı
346MHz
Yonga Başına Eleman Sayısı
4
Montaj Tipi
Yüzeye Monte
Minimum Çıkış Frekansı
2kHz
Paket Tipi
QFN
Maksimum Besleme Akımı
279 mA
Pim Sayısı
36
Maksimum Giriş Frekansı
710MHz
Boyutlar
6 x 6 x 0.85mm
Yükseklik
0.85mm
Uzunluk
6mm
Maksimum Çalışma Besleme Gerilimi
3,63 V
Maksimum Çalışma Sıcaklığı
+85°C
Minimum Çalışma Besleme Gerilimi
2,97 V
Minimum Çalışma Sıcaklığı
-40°C
Genişlik
6mm
Menşe
Taiwan, Province Of China
Ürün Ayrıntıları
Si531x/2x/6x/7x Jitter Attenuators, Silicon Labs
The Silicon Labs Si531x/2x/6x/7x jitter attenuators generate any combination of output frequencies from any input frequency. Using the Silicon Labs third-generation DSPLL architecture they simplify your clock tree design by replacing multiple clocks and oscillators. Minimising your BOM count and complexity.