Teknik Belgeler
Özellikler
Marka
onsemiÜrün Tipi
18 Bit D Type Latch
Lojik Ailesi
4000
Mandal Modu
Saydam
Mantık İşlevi
RS-Latch
Kanalların Sayısı
4
Çıkış Tipi
3 Durumlu
Polarite
Evirmeyen
Montaj Tipi
Yüzey
Minimum Besleme Gerilimi
-5V
Paket Tipi
SOIC
Pim Sayısı
16
Maksimum Besleme Gerilimi
18V
Minimum Çalışma Sıcaklığı
-55°C
Maksimum Çalışma Sıcaklığı
125°C
Uzunluk
10mm
Yükseklik
1.5mm
Standartlar/Onaylar
No
Seri
4000B
Otomotiv Standardı
AEC-Q100
Ürün Ayrıntıları
The MC14043B and MC14044B quad R-S latches are constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. Each latch has an independent Q output and set and reset inputs. The Q outputs are gated through three-state buffers having a common enable input. The outputs are enabled with a logical "1" or high on the enable input, a logical "0" or low disconnects the latch from the Q outputs, resulting in an open circuit at the Q outputs.
Stok bilgileri geçici olarak kullanılamıyor.
1.070,59 TL
22,304 TL Each (In a Tube of 48) (KDV Hariç)
1.284,71 TL
26,765 TL Each (In a Tube of 48) KDV Dahil
48
1.070,59 TL
22,304 TL Each (In a Tube of 48) (KDV Hariç)
1.284,71 TL
26,765 TL Each (In a Tube of 48) KDV Dahil
Stok bilgileri geçici olarak kullanılamıyor.
48
| Miktar | Birim Fiyat | Per Tüp |
|---|---|---|
| 48 - 432 | 22,304 TL | 1.070,59 TL |
| 480 - 912 | 16,184 TL | 776,83 TL |
| 960+ | 13,736 TL | 659,33 TL |
Teknik Belgeler
Özellikler
Marka
onsemiÜrün Tipi
18 Bit D Type Latch
Lojik Ailesi
4000
Mandal Modu
Saydam
Mantık İşlevi
RS-Latch
Kanalların Sayısı
4
Çıkış Tipi
3 Durumlu
Polarite
Evirmeyen
Montaj Tipi
Yüzey
Minimum Besleme Gerilimi
-5V
Paket Tipi
SOIC
Pim Sayısı
16
Maksimum Besleme Gerilimi
18V
Minimum Çalışma Sıcaklığı
-55°C
Maksimum Çalışma Sıcaklığı
125°C
Uzunluk
10mm
Yükseklik
1.5mm
Standartlar/Onaylar
No
Seri
4000B
Otomotiv Standardı
AEC-Q100
Ürün Ayrıntıları
The MC14043B and MC14044B quad R-S latches are constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. Each latch has an independent Q output and set and reset inputs. The Q outputs are gated through three-state buffers having a common enable input. The outputs are enabled with a logical "1" or high on the enable input, a logical "0" or low disconnects the latch from the Q outputs, resulting in an open circuit at the Q outputs.